Retour au site JMax-Hardware
02 Ao�t 2008 à 20:46:38 *
Bienvenue, Invité. Veuillez vous connecter ou vous inscrire.
Avez-vous perdu votre courriel d'activation?

Connexion avec identifiant, mot de passe et durée de la session

flash

Nouvelles: Nouvelle Section Hardware : "Oldschool : vieux matos, vieux jeux"
 
   Accueil   Aide Rechercher Identifiez-vous Inscrivez-vous  
Pages: [1]
  Imprimer  
Auteur Fil de discussion: [DDR1] R�glages Timings Secondaires  (Lu 1504 fois)
goer
JMH Aluminium Member
****
Hors ligne Hors ligne

Messages: 343


******************


Voir le profil
« le: 01 Avril 2007 à 03:35:53 »



Bonjour � tous, beaucoup de monde se pose des questions sur les timings � mettre pour sa RAM.

Niveau 1 : Pour les N�ophytes purs
Tout d'abord, le glossaire du site JMax-Hardware peut vous donner la d�finition des termes techniques qui vont

Bonjour � tous, beaucoup de monde se pose des questions sur les timings � mettre pour sa RAM.

Niveau 1 : Pour les N�ophytes purs
Tout d'abord, le glossaire du site JMax-Hardware peut vous donner la d�finition des termes techniques qui vont suivre.

Qu'est ce qu'un timing ?
Un timing est un nombre d'horloge n�cessaire � la r�alisation d'une op�ration (lecture, �criture acc�s...) On peut noter que le temps d'horloge est li� � la fr�quence de la RAM : plus la m�moire tourne vite, plus le temps d'horloge est faible.

Quel est l'utilit� de bien r�gler les timings de sa m�moire ?
Les avantages sont nombreux :

    * Meilleures performances (jusqu'� +5% de performance machine)
    * Meilleure stabilit�
    * Meilleure mont�e en fr�quence
    * Sensation d'utiliser ses composants de mani�re optimum


Quels sont les timings importants ?
Le timing le plus important est le CAS autrement appel� CL. C'est Le timing syst�matiquement utilis� pour r�aliser la moindre op�ration. Ca explique ainsi pourquoi les barrettes CAS2 sont plus cheres que celles en CAS3... Les performances sont bien plus fortes
Les autres timings sont au nombre de 3 et suivent le timing principal CAS.

[eu]Exemple[/eu] : [eu]2[/eu]-3-3-6


Vous voici arriv�s � la fin du niveau 1. Pour le moment vous n'avez absolument pas touch� � votre PC ni optimiser quoi que ce soit. Si l'envie vous prend d'essayer, passez au niveau 2  ;D


Niveau 2 : Pour les d�butants et amateurs.

(en cours de construction...)

Etape 1 : T�l�chargement et installation des logiciels utiles
Avant toute choses, il convient de t�l�charger les logiciels suivants :

    * CPU-Z qui permet de voir en temps r�el les timings
    * SetFSB qui permet de modifier en temps r�el le FSB (voir le Tutorial de Foxhound]
    * SuperPi 1M qui vous permettra de mesurer vos performances et de savoir si le syst�me est globalement stable
    * Prime 95 qui vous permettra de savoir si le syst�me est compl�tement stable



Etape 2 : Si possible, conna�tre les puces de ses barrettes
Lien vers BDD Puces

Etape 3 : Indication simpliste pour les puces les plus r�pandues

Etape 4 : M�thode g�n�rale pour trouver les bons timings principaux

Les timings :

source vulgarisation-informatique.com : Anthony.
L'acc�s � un bit de m�moire se fait suivant plusieurs �tapes, chacune de ces �tapes n�cessitant un temps. Il y a plusieurs �tapes et donc plusieurs temps. Ces temps sont appel�s timings. Nous allons maintenant d�tailler chacun de ces timings.

    * Le RAS precharge Time : c'est l'intervalle de temps n�cessaire avant d'envoyer une autre commande RAS.
   
Le RAS : c'est le temps n�cessaire pour s�lectionner une ligne.


Le RAS to CAS : c'est le temps n�cessaire pour passer du mode de s�lection de lignes au mode de s�lection de colonnes.


Le CAS : c'est le temps n�cessaire pour s�lectionner une colonne




Niveau 3 : Pour les experts

Pour ceux qui aiment en savoir vraiment plus sur la RAM et ses secrets, je vous propose un article culte de x86-secret
M�thode g�n�rale pour trouver les bons sub timings
Tableau d�taill�s suivant les types de puces
BH5/BH6 :
2-2-2-5-7-13-2-2-1-2


sommaire
memtest utt
r�glages et timings bh utt ch
exemples-timings s�rr�s relach�s stables
bios settings tccd
r�glages et timings tccd
exemples 275x10 et 285x10



---------------------------------------------------------------------------------------------------
                                                      r�glages bh-utt-ch
---------------------------------------------------------------------------------------------------

test de geil ultraX400 pc3200 ddr400 cl=2522 GLX1GB3200DC made in taiwan

kit dual 2x512 boite bleue (je pr�cise car il y a des boites blanches avec des chips/carac diff�rentes)
synchro dual 1T dfi-U-D bios 7042bta (normalement opti pour tccd, mais big toe dit que ok pour bh)
timings bios auto sauf 2225
tests: memtest (test5 /5 passes) ok=0 erreurs no=1 erreurs ok/no=nbre d'erreurs
temp�rature max constat� (apr�s reboot sous bios) pmwc=27� (avec 120mm 6w).


fsb    voltage        r�sultat

220    2.6v        no
220    2.7v        ok
230    2.7v        no
230    2.8v        ok
240    2.8v        no
240    2.9v        ok
250    2.9v        no
250    3.0v        ok/no 6 erreurs
250    3.1v        ok
255    3.1v        ok/no 4 erreurs
255    3.2v        ok
260    3.2v        ok/no 8 erreurs
260    3.3v        ok
265    3.3v        no
265    3.4v        ok/no 2 erreurs/pass
265    3.5v        ok---->win/spi


carac et timings (cpuz a64tweaker)



les timings type en bh utt ch
 (ram test�: geil, ocz, kingston)

timings relach�s (utilisation pour monter � plus de fsb 265 ou si qualit� des chips moyens).
la deuxi�me proposition de timing est pour le cas ou votre ram aurait du mal a tenir ses timings.

Vddr: 3.2v � 3.8v
Tcl:  2
Trcd: 2
Tras: 5 � 6
Trp:  2
Trc:  10
Trfc: 15
Trrd: 2
Twr:  2
Twrt: 2 � 3
Trwt: 2
Tref: 3072
Twcl: 1

Bank int.:      Enable � disable
Skew control:   0 (off)
Drive strength: 8
Data strength:  3
Max. Async:     7ns � 8ns
Read Preamble:  5.5ns � 6ns
Idle Cycle:     16clk � 256clk
Dyn. Counter:   Enable
R/W Bypass:     16x
Bypass Max:     7x
32Bit Gran.:    Disable



timings s�rr�s (utilisation en bench ou en fr�quence basse et stable, exemple: - de fsb 265 en continu et si chips de tr�s bonne qualit�)

Vddr: 3.2v � 3.8v
Tcl:  1.5
Trcd: 2
Tras: 4 � 5
Trp:  2
Trc:  7
Trfc: 13
Trrd: 2
Twr:  2
Twrt: 1 � 2
Trwt: 2
Tref: 3072
Twcl: 1

Bank int.:      Enable
Skew control:   0 (off) ou (on) et 255 si recherche d'un peu de perf
Drive strength: 8
Data strength:  3
Max. Async:     7ns
Read Preamble:  5.0ns
Idle Cycle:     0clk
Dyn. Counter:   Enable
R/W Bypass:     8x
Bypass Max:     4x
32Bit Gran.:    Disable


les r�glages qui sont stables avec la mienne de fsb 255 � 275; vddr: 3.2v � 3.68v


Tcl:  2
Trcd: 2
Tras: 5
Trp:  2
Trc:  8
Trfc: 15
Trrd: 2
Twr:  2
Twrt: 2
Trwt: 2
Tref: 3072 soit 200mhz 3.9ns
Twcl: 1

Bank int.:      Enable
Skew control:   0 (off)
Drive strength: auto soit weak
Data strength:  3
Max. Async:     7ns
Read Preamble:  5.5ns
Idle Cycle:     0clk
Dyn. Counter:   Enable
R/W Bypass:     16x
Bypass Max:     4x
32Bit Gran.:    Disable


---------------------------------------------------------------------------------------------------
                                                           r�glages tccd
---------------------------------------------------------------------------------------------------

exemple classique (corsair 4400)


---------------------------------------------------------------------------------------------------
r�glages dfi street angry games (cr�ateur bios 704bta)  275x10=2750mhz
-------------------------------------------------------------------------

Genie BIOS Settings:

FSB Bus Frequency - 275
LDT/FSB Frequency Ration - AUTO
CPU/FSB Frequency Ratio - Auto
PCI eXpress Frequency - 100Mhz
CPU VID StartUp Value - 1.550v

CPU VID Control - 1.325v
CPU VID Special Control - Above VID * 126%
LDT Voltage Control - 1.20v
Chip Set Voltage Control - 1.50v
DRAM Voltage Control - 2.80v

DRAM Configuration Settings:

DRAM Frequency Set - 200 (DRAM/FSB:1/01)
Command Per Clock (CPC) - Auto
CAS Latency Control (Tcl) - 2.5
RAS# to CAS# delay (Trcd) - 04 Bus Clocks
Min RAS# active time (Tras) - 08 Bus Clocks
Row precharge time (Trp) - 04 Bus Clocks
Row Cycle time (Trc) - 09 Bus Clocks
Row refresh cyc time (Trfc) - 19 Bus Clocks
Row to Row delay (Trrd) - 03 Bus Clocks
Write recovery time (Twr) - 02 Bus Clocks
Write to Read delay (Twtr) - 02 Bus Clocks
Read to Write delay (Trwt) - 04 Bus Clocks
Refresh Period (Tref) - 2560 Cycles
Write CAS Latency (Twcl) - 05 Bus Clocks
DRAM Bank Interleave - Enabled

DQS Skew Control - Auto
DQS Skew Value - 0
DRAM Drive Strength - Level 7
DRAM Data Drive Strength - Level 2
Max Async Latency - 9.0 Nano Seconds
DRAM Response Time - Fast
Read Preamble Time - 6.0 Nano Seconds
IdleCycle Limit - 256 Cycles
Dynamic Counter - Disable
R/W Queue Bypass - 16 x
Bypass Max - 04 x
32 Byte Granularity - Disable(4 Bursts)











-------------------------------------------------------------------------
mes r�glages
-------------------------------------------------------------------------

r�glages de bases a64tweaker





-------------------------------------------------------------------------
mes r�glages 275x10=2750mhz vcore 1.57v vddr 2.74v (2.7v bios pas de 0.3v)
-------------------------------------------------------------------------

DRAM Frequency Set - 200 (DRAM/FSB:1/01)
Command Per Clock (CPC) - Auto
CAS Latency Control (Tcl) - 2.5
RAS# to CAS# delay (Trcd) - 04 Bus Clocks
Min RAS# active time (Tras) - 08 Bus Clocks
Row precharge time (Trp) - 04 Bus Clocks
Row Cycle time (Trc) - 07 Bus Clocks
Row refresh cyc time (Trfc) - 17 Bus Clocks
Row to Row delay (Trrd) - 03 Bus Clocks
Write recovery time (Twr) - 02 Bus Clocks
Write to Read delay (Twtr) - 02 Bus Clocks
Read to Write delay (Trwt) - 03 Bus Clocks
Refresh Period (Tref) - 2560 Cycles  ou 3120 Cycles  ou  4708 Cycles (2560 est un compromis stabilit�/rapidit�)
Write CAS Latency (Twcl) - 01 Bus Clocks
DRAM Bank Interleave - Enabled

DQS Skew Control - Auto
DQS Skew Value - 0
DRAM Drive Strength - normal a64tweaker
DRAM Data Drive Strength - normal a64tweaker
Max Async Latency - 8.0 Nano Seconds
DRAM Response Time - Fast
Read Preamble Time - 5.5 Nano Seconds
IdleCycle Limit - 16 Cycles
Dynamic Counter - Disable
R/W Queue Bypass - 16 x
Bypass Max - 07 x
32 Byte Granularity - Disable(4 Bursts)


-------------------------------------------------------------------------
mes r�glages 285x10=2850mhz vcore 1.65v vddr 2.74v (2.7v bios pas de 0.3v)
---------------------------------------------------------------

DRAM Frequency Set - 200 (DRAM/FSB:1/01)
Command Per Clock (CPC) - Auto
CAS Latency Control (Tcl) - 2.5
RAS# to CAS# delay (Trcd) - 03 Bus Clocks ou 4
Min RAS# active time (Tras) - 07 Bus Clocks ou 8
Row precharge time (Trp) - 03 Bus Clocks ou 4
Row Cycle time (Trc) - 09 Bus Clocks
Row refresh cyc time (Trfc) - 19 Bus Clocks
Row to Row delay (Trrd) - 03 Bus Clocks
Write recovery time (Twr) - 03 Bus Clocks
Write to Read delay (Twtr) - 02 Bus Clocks
Read to Write delay (Trwt) - 03 Bus Clocks
Refresh Period (Tref) - 2560 Cycles
Write CAS Latency (Twcl) - 05 Bus Clocks
DRAM Bank Interleave - Enabled

DQS Skew Control - Auto
DQS Skew Value - 0
DRAM Drive Strength - Auto
DRAM Data Drive Strength - Auto
Max Async Latency - Auto
DRAM Response Time - Fast
Read Preamble Time - Auto
IdleCycle Limit - 256 Cycles
Dynamic Counter - Disable
R/W Queue Bypass - 16 x
Bypass Max - 07 x
32 Byte Granularity - Disable(4 Burst)

http://img384.imageshack.us/my.php?image=285x106dv.gif
« Dernière édition: 15 Novembre 2007 à 19:24:49 par goer » Journalisée

SaGa31
JMH Active Member
***
Hors ligne Hors ligne

Messages: 64


The coolest game on earth


Voir le profil
« Répondre #1 le: 02 Avril 2007 à 15:12:12 »

D�s que j'install mon wc et que mon pc sera pres a faire peter les scores je tacherais de trouver les timings de mes tccd et de mes utt car je reste sur un gout d'echec, mes tccd ont d�j� taper 300mhz @ 2.5/2/2/6 mais pas chez moi  > ... et j'ai pas stabiliser mes UTT qui bencher a 272mhz 1.5/2/2/0 et screen @ 277

« Dernière édition: 02 Avril 2007 à 15:16:59 par SaGa31 » Journalisée



:p
mika
JMH Express Global Moderator
*****
Hors ligne Hors ligne

Messages: 7673


Noctua Addict !


Voir le profil WWW
« Répondre #2 le: 02 Avril 2007 à 16:51:05 »

GSkill GBFC :



Pas de cpu-z car freeze (donc j'avais l'apn sous la main^^)
Fr�quence @ 292 mhz / 2.5-4-3-5

La config lors du bench :


J'avais encore le 3000+ � cette �poque. 2754 mhz pendant le bench

Journalisée

E6600 @ 3.4 GHz- Noctua U12P push/pull | P5E3 WS Pro | PC8500 2*1Go Crucial Value C7 | 9800GTX 512 Mo | Hyper Type R 480W

goer
JMH Aluminium Member
****
Hors ligne Hors ligne

Messages: 343


******************


Voir le profil
« Répondre #3 le: 16 Mai 2007 à 14:09:55 »

>saga31

�a doit �tre un lendemain de 1er avril �a "mes tccd ont d�j� taper 300mhz @ 2.5/2/2/6"

sinon :

une partie de mon post ocm


sommaire
memtest utt
r�glages et timings bh utt ch
exemples-timings s�rr�s relach�s stables
bios settings tccd
r�glages et timings tccd
exemples 275x10 et 285x10



---------------------------------------------------------------------------------------------------
                                                      r�glages bh-utt-ch
---------------------------------------------------------------------------------------------------

test de geil ultraX400 pc3200 ddr400 cl=2522 GLX1GB3200DC made in taiwan

kit dual 2x512 boite bleue (je pr�cise car il y a des boites blanches avec des chips/carac diff�rentes)
synchro dual 1T dfi-U-D bios 7042bta (normalement opti pour tccd, mais big toe dit que ok pour bh)
timings bios auto sauf 2225
tests: memtest (test5 /5 passes) ok=0 erreurs no=1 erreurs ok/no=nbre d'erreurs
temp�rature max constat� (apr�s reboot sous bios) pmwc=27� (avec 120mm 6w).


fsb    voltage        r�sultat

220    2.6v        no
220    2.7v        ok
230    2.7v        no
230    2.8v        ok
240    2.8v        no
240    2.9v        ok
250    2.9v        no
250    3.0v        ok/no 6 erreurs
250    3.1v        ok
255    3.1v        ok/no 4 erreurs
255    3.2v        ok
260    3.2v        ok/no 8 erreurs
260    3.3v        ok
265    3.3v        no
265    3.4v        ok/no 2 erreurs/pass
265    3.5v        ok---->win/spi


carac et timings (cpuz a64tweaker)
http://img225.imageshack.us/my.php?image=geilultraweek2oi.jpg


les timings type en bh utt ch
 (ram test�: geil, ocz, kingston)

timings relach�s (utilisation pour monter � plus de fsb 265 ou si qualit� des chips moyens).
la deuxi�me proposition de timing est pour le cas ou votre ram aurait du mal a tenir ses timings.

Vddr: 3.2v � 3.8v
Tcl:  2
Trcd: 2
Tras: 5 � 6
Trp:  2
Trc:  10
Trfc: 15
Trrd: 2
Twr:  2
Twrt: 2 � 3
Trwt: 2
Tref: 3072
Twcl: 1

Bank int.:      Enable � disable
Skew control:   0 (off)
Drive strength: 8
Data strength:  3
Max. Async:     7ns � 8ns
Read Preamble:  5.5ns � 6ns
Idle Cycle:     16clk � 256clk
Dyn. Counter:   Enable
R/W Bypass:     16x
Bypass Max:     7x
32Bit Gran.:    Disable



timings s�rr�s (utilisation en bench ou en fr�quence basse et stable, exemple: - de fsb 265 en continu et si chips de tr�s bonne qualit�)

Vddr: 3.2v � 3.8v
Tcl:  1.5
Trcd: 2
Tras: 4 � 5
Trp:  2
Trc:  7
Trfc: 13
Trrd: 2
Twr:  2
Twrt: 1 � 2
Trwt: 2
Tref: 3072
Twcl: 1

Bank int.:      Enable
Skew control:   0 (off) ou (on) et 255 si recherche d'un peu de perf
Drive strength: 8
Data strength:  3
Max. Async:     7ns
Read Preamble:  5.0ns
Idle Cycle:     0clk
Dyn. Counter:   Enable
R/W Bypass:     8x
Bypass Max:     4x
32Bit Gran.:    Disable


les r�glages qui sont stables avec la mienne de fsb 255 � 275; vddr: 3.2v � 3.68v


Tcl:  2
Trcd: 2
Tras: 5
Trp:  2
Trc:  8
Trfc: 15
Trrd: 2
Twr:  2
Twrt: 2
Trwt: 2
Tref: 3072 soit 200mhz 3.9ns
Twcl: 1

Bank int.:      Enable
Skew control:   0 (off)
Drive strength: auto soit weak
Data strength:  3
Max. Async:     7ns
Read Preamble:  5.5ns
Idle Cycle:     0clk
Dyn. Counter:   Enable
R/W Bypass:     16x
Bypass Max:     4x
32Bit Gran.:    Disable


---------------------------------------------------------------------------------------------------
                                                           r�glages tccd
---------------------------------------------------------------------------------------------------

exemple classique (corsair 4400)
http://img432.imageshack.us/my.php?image=ram83928xs.jpg

---------------------------------------------------------------------------------------------------
r�glages dfi street angry games (cr�ateur bios 704bta)  275x10=2750mhz
-------------------------------------------------------------------------

Genie BIOS Settings:

FSB Bus Frequency - 275
LDT/FSB Frequency Ration - AUTO
CPU/FSB Frequency Ratio - Auto
PCI eXpress Frequency - 100Mhz
CPU VID StartUp Value - 1.550v

CPU VID Control - 1.325v
CPU VID Special Control - Above VID * 126%
LDT Voltage Control - 1.20v
Chip Set Voltage Control - 1.50v
DRAM Voltage Control - 2.80v

DRAM Configuration Settings:

DRAM Frequency Set - 200 (DRAM/FSB:1/01)
Command Per Clock (CPC) - Auto
CAS Latency Control (Tcl) - 2.5
RAS# to CAS# delay (Trcd) - 04 Bus Clocks
Min RAS# active time (Tras) - 08 Bus Clocks
Row precharge time (Trp) - 04 Bus Clocks
Row Cycle time (Trc) - 09 Bus Clocks
Row refresh cyc time (Trfc) - 19 Bus Clocks
Row to Row delay (Trrd) - 03 Bus Clocks
Write recovery time (Twr) - 02 Bus Clocks
Write to Read delay (Twtr) - 02 Bus Clocks
Read to Write delay (Trwt) - 04 Bus Clocks
Refresh Period (Tref) - 2560 Cycles
Write CAS Latency (Twcl) - 05 Bus Clocks
DRAM Bank Interleave - Enabled

DQS Skew Control - Auto
DQS Skew Value - 0
DRAM Drive Strength - Level 7
DRAM Data Drive Strength - Level 2
Max Async Latency - 9.0 Nano Seconds
DRAM Response Time - Fast
Read Preamble Time - 6.0 Nano Seconds
IdleCycle Limit - 256 Cycles
Dynamic Counter - Disable
R/W Queue Bypass - 16 x
Bypass Max - 04 x
32 Byte Granularity - Disable(4 Bursts)

http://img384.imageshack.us/img384/1167/bios1844251us.gif


http://img384.imageshack.us/img384/4950/bios2844252bg.gif


http://img384.imageshack.us/img384/1463/bios3844253rq.gif




-------------------------------------------------------------------------
mes r�glages
-------------------------------------------------------------------------

r�glages de bases a64tweaker

http://img384.imageshack.us/img384/4481/a64tweakstab2qj.jpg



-------------------------------------------------------------------------
mes r�glages 275x10=2750mhz vcore 1.57v vddr 2.74v (2.7v bios pas de 0.3v)
-------------------------------------------------------------------------

DRAM Frequency Set - 200 (DRAM/FSB:1/01)
Command Per Clock (CPC) - Auto
CAS Latency Control (Tcl) - 2.5
RAS# to CAS# delay (Trcd) - 04 Bus Clocks
Min RAS# active time (Tras) - 08 Bus Clocks
Row precharge time (Trp) - 04 Bus Clocks
Row Cycle time (Trc) - 07 Bus Clocks
Row refresh cyc time (Trfc) - 17 Bus Clocks
Row to Row delay (Trrd) - 03 Bus Clocks
Write recovery time (Twr) - 02 Bus Clocks
Write to Read delay (Twtr) - 02 Bus Clocks
Read to Write delay (Trwt) - 03 Bus Clocks
Refresh Period (Tref) - 2560 Cycles  ou 3120 Cycles  ou  4708 Cycles (2560 est un compromis stabilit�/rapidit�)
Write CAS Latency (Twcl) - 01 Bus Clocks
DRAM Bank Interleave - Enabled

DQS Skew Control - Auto
DQS Skew Value - 0
DRAM Drive Strength - normal a64tweaker
DRAM Data Drive Strength - normal a64tweaker
Max Async Latency - 8.0 Nano Seconds
DRAM Response Time - Fast
Read Preamble Time - 5.5 Nano Seconds
IdleCycle Limit - 16 Cycles
Dynamic Counter - Disable
R/W Queue Bypass - 16 x
Bypass Max - 07 x
32 Byte Granularity - Disable(4 Bursts)


-------------------------------------------------------------------------
mes r�glages 285x10=2850mhz vcore 1.65v vddr 2.74v (2.7v bios pas de 0.3v)
---------------------------------------------------------------

DRAM Frequency Set - 200 (DRAM/FSB:1/01)
Command Per Clock (CPC) - Auto
CAS Latency Control (Tcl) - 2.5
RAS# to CAS# delay (Trcd) - 03 Bus Clocks ou 4
Min RAS# active time (Tras) - 07 Bus Clocks ou 8
Row precharge time (Trp) - 03 Bus Clocks ou 4
Row Cycle time (Trc) - 09 Bus Clocks
Row refresh cyc time (Trfc) - 19 Bus Clocks
Row to Row delay (Trrd) - 03 Bus Clocks
Write recovery time (Twr) - 03 Bus Clocks
Write to Read delay (Twtr) - 02 Bus Clocks
Read to Write delay (Trwt) - 03 Bus Clocks
Refresh Period (Tref) - 2560 Cycles
Write CAS Latency (Twcl) - 05 Bus Clocks
DRAM Bank Interleave - Enabled

DQS Skew Control - Auto
DQS Skew Value - 0
DRAM Drive Strength - Auto
DRAM Data Drive Strength - Auto
Max Async Latency - Auto
DRAM Response Time - Fast
Read Preamble Time - Auto
IdleCycle Limit - 256 Cycles
Dynamic Counter - Disable
R/W Queue Bypass - 16 x
Bypass Max - 07 x
32 Byte Granularity - Disable(4 Bursts)
« Dernière édition: 16 Mai 2007 à 16:39:18 par goer » Journalisée

jmax_oc
JMH Administrator
*****
Hors ligne Hors ligne

Messages: 10350


XTrem RAM Clocker


Voir le profil WWW
« Répondre #4 le: 16 Mai 2007 à 16:02:35 »

C'est libre de droit mon cher Goer ?
Je pourrais m'en inspirer pour tout synth�tiser ?
Merci 
Journalisée

BDD Overclocking DDR 2 - BDD Puces DDR2 - BDD Overclocking Core 2 Duo
WR RAM CAS 2 : 337MHZ - WR E6550 (4704MHz) et FSB X38 (672MHz)


La Terre offre suffisamment de ressources pour les besoins de tous mais pas assez pour la cupidit� de chacun
goer
JMH Aluminium Member
****
Hors ligne Hors ligne

Messages: 343


******************


Voir le profil
« Répondre #5 le: 16 Mai 2007 à 16:25:59 »

"inspirer" ??
copier comme un goret oui!
humour off/
ps: merci d'avoir demand�
Journalisée

goer
JMH Aluminium Member
****
Hors ligne Hors ligne

Messages: 343


******************


Voir le profil
« Répondre #6 le: 29 Septembre 2007 à 19:33:27 »

ok pour reprendre (r�ponse lente mais pas vu ton message sur ma boite mail)
redonnes moi tes conditions et tes souhaits pour ce topic ici merci
Journalisée

jmax_oc
JMH Administrator
*****
Hors ligne Hors ligne

Messages: 10350


XTrem RAM Clocker


Voir le profil WWW
« Répondre #7 le: 29 Septembre 2007 à 19:55:36 »

Reprendre le topic avec les r�glages tccd et bh5 notamment � partir des infos du premier post
Je peux soit te mettre premier auteur de ce topic, soit de copier / coller mon texte pour un autre topic
Journalisée

BDD Overclocking DDR 2 - BDD Puces DDR2 - BDD Overclocking Core 2 Duo
WR RAM CAS 2 : 337MHZ - WR E6550 (4704MHz) et FSB X38 (672MHz)


La Terre offre suffisamment de ressources pour les besoins de tous mais pas assez pour la cupidit� de chacun
goer
JMH Aluminium Member
****
Hors ligne Hors ligne

Messages: 343


******************


Voir le profil
« Répondre #8 le: 29 Septembre 2007 à 23:13:49 »

mets moi auteur je remettrai au propre avec plus d'infos
Journalisée

jmax_oc
JMH Administrator
*****
Hors ligne Hors ligne

Messages: 10350


XTrem RAM Clocker


Voir le profil WWW
« Répondre #9 le: 30 Septembre 2007 à 06:10:18 »

C'est fait
Journalisée

BDD Overclocking DDR 2 - BDD Puces DDR2 - BDD Overclocking Core 2 Duo
WR RAM CAS 2 : 337MHZ - WR E6550 (4704MHz) et FSB X38 (672MHz)


La Terre offre suffisamment de ressources pour les besoins de tous mais pas assez pour la cupidit� de chacun
goer
JMH Aluminium Member
****
Hors ligne Hors ligne

Messages: 343


******************


Voir le profil
« Répondre #10 le: 02 Octobre 2007 à 03:30:48 »

merci
sinon je viens de voir que mon topic OCM ddr1 tccd et d'autres trucs ont �t� vir� c normal cette histoire ?
http://www.overclocking-masters.com/forum/-TCCD-Reglages-des-timings-secondaires,t1396.htm
« Dernière édition: 02 Octobre 2007 à 03:47:20 par goer » Journalisée

goer
JMH Aluminium Member
****
Hors ligne Hors ligne

Messages: 343


******************


Voir le profil
« Répondre #11 le: 12 Octobre 2007 à 17:40:47 »

maj link des images et remise en ordre du 1er post
les timings images
« Dernière édition: 12 Octobre 2007 à 18:03:38 par goer » Journalisée

Pages: [1]
  Imprimer  
 
Aller à:  

Powered by SMF 1.1.4 | SMF © 2006-2007, Simple Machines LLC
  PUB